12/2作業

期末上機考範例練習

AND/OR/NOT設計

全NAND設計

全NOR設計

三種設計的波形比較(除了缺陷以外全部相同)

程式碼
https://drive.google.com/file/d/0BxUFS3DE3nkNN0ZPMDk4eUZnLUk/view?usp=sharing

11/25作業

3bit 全加器  行為模式

3bit 全加器  結構模式

程式碼
https://drive.google.com/file/d/0BxUFS3DE3nkNdzVTM0tVWHF2TGM/view?usp=sharing

11/18作業

一位元加法器-行為模式

一位元加法器-行為模式

程式碼：

https://drive.google.com/file/d/0BxUFS3DE3nkNT3RyaFNmazlSTVE/view?usp=sharing

11/4作業

1位元多工器    行為模式

2位元多工器    行為模式

行為模式的寫法和之前的結構模式有所不同，另外今天也教授了以for撰寫時脈的方法。

程式碼

https://drive.google.com/file/d/0BxUFS3DE3nkNcV9CMzBCekZVV00/view?usp=sharing

10/28作業

三位元多工器(2bit + 1bit)

四位元多工器(兩個2bit)

程式碼
https://drive.google.com/file/d/0BxUFS3DE3nkNUlVSOU1GX2kxaGs/view

10/21作業

三位元多工器

做法是以三個一位元多工器堆疊。

 四位元多工器

做法是以四個一位元多工器堆疊。

 灰色區塊(X)

        事後發現當時忘記將SEL輸入1-bi tMUX了，也就是說要是輸出出現X的話多半代表電路的規劃出了問題。

程式碼
https://drive.google.com/file/d/0BxUFS3DE3nkNX1lib3cxODlFXzg/view?usp=sharing

10/14作業

作業一：純邏輯閘的二位元多工器

程式碼

波形圖

真值表

作業二：兩個一位元多工器組成的二位元多工器

程式碼

波形圖

真值表

心得：
        本次課程的重點在於讓我們體驗將部分的邏輯閘模組化，在撰寫更大型與更複雜的邏輯閘時，不論是畫出流程圖或是以Verilog模擬所需要撰寫的程式碼都會變得更加簡便易讀。