睿璿的部落格
2015年9月30日 星期三
9/30作業1
9/30作業
今天的授課內容為上一次上課的延伸。
是兩個AND邏輯閘、三個輸入、一個輸出的設計
(其中wa1是a1閘的輸出,是老師沒有說,但必須多定義的一條wire)
沒有留言:
張貼留言
較新的文章
較舊的文章
首頁
訂閱:
張貼留言 (Atom)
沒有留言:
張貼留言